• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明實現半導體裝置之小型化或多接腳化。本發明之QFN5包含晶片焊墊2d、搭載於晶片焊墊2d上之半導體晶片1、配置於半導體晶片1之周圍之複數根引線2a、將半導體晶片1之複數個電極墊1c與複數根引線2a電性連接之複數根金屬線3、及密封半導體晶片1及複數根金屬線3之密封體4，藉由於各引線2a之左右兩側之錯開之位置上形成階差部2n、2p，且與相鄰之引線2a之間錯開階差部2n、2p之位置，而縮小引線間之間隙，從而實現QFN5之小型化或多接腳化。
    公开号:TW201324696A
    申请号:TW101135676
    申请日:2012-09-27
    公开日:2013-06-16
    发明作者:Masato Numazaki
    申请人:Renesas Electronics Corp；
    IPC主号:H01L23-00
    专利说明:
    半導體裝置
    本發明係關於一種半導體裝置技術，尤其關於一種應用於將複數根引線周邊配置於密封體之背面之半導體裝置且較為有效之技術。
    薄型之QFN封裝中，俯視觀察時係以使島狀物之側邊與固定於該島狀物上之半導體晶片之側邊一致之方式配置，該構造例如揭示於日本專利特開2010-177272號公報(專利文獻1)中。 [先前技術文獻] [專利文獻]
    [專利文獻1]日本專利特開2010-177272號公報
    SON(Small Outline Non-leaded Package，小型無引線封裝)型之半導體裝置或QFN(Quad Flat Non-leaded Package，四邊扁平無引線封裝)型之半導體裝置等成為外部端子之引線自密封體之下表面(安裝面)露出之構造中，為使該引線不自密封體脫落(脫離)，較佳為例如上述專利文獻1所述般，於引線之周緣部(側面及前端面)形成有階差部(突出部、簷部)。
    根據本案發明者之研究，可知該階差部尤其於設置於引線之兩側(引線之延伸方向上之兩側面)時有效。
    然而，近年來伴隨半導體裝置之小型化或多接腳化，相互鄰接之引線之間隔變小(窄)，故難以如上述專利文獻1般於引線之兩側(兩側面)形成階差部。即，若相互鄰接之引線之間隔變窄，則難以實現如上述專利文獻1般於引線之周緣部(側面)形成階差部之構造。
    本發明之目的在於提供一種可實現半導體裝置之小型化或多接腳化之技術。
    又，本發明之另一目的在於提供一種可實現半導體裝置之引線脫落對策之技術。
    本案發明之其他課題與新穎之特徵自本說明書之記述及添加圖式可予以明瞭。
    若簡述用於解決本案所揭示之課題之手段中具代表性者之概要，則如下所述。
    具代表性之實施形態之半導體裝置包含晶片焊墊、複數根引線、搭載於晶片焊墊之上表面之半導體晶片、將半導體晶片之複數個電極墊與複數根引線電性連接之複數根金屬線、及密封半導體晶片及複數根金屬線之密封體。進而，複數根引線之各者具有於複數根引線各自之延伸方向上位於內側端面側之第1部分、及較第1部分位於外側端面側之第2部分，又，於第1側面之第1部分形成有第1階差部，於第2側面之第2部分形成有第2階差部。進而，於第1側面之第2部分，未形成第1及第2階差部，於第2側面之第1部分，未形成第1及第2階差部。
    若簡述藉由本案所揭示之發明中具代表性者所得之效果，則如下所述。
    可實現半導體裝置之小型化或多接腳化。
    又，可實現半導體裝置之引線脫落對策。
    以下之實施形態中，原則上，除特別必要時，不重複說明同一或相同之部分。
    進而，以下之實施形態中，為方便起見而於有其必要時劃分為複數個部分或實施形態進行說明，但除特別明示之情形外，該等並非互不相關者，其之關係在於一方係另一方之一部分或全部之變形例、詳細內容、補充說明等。
    又，以下之實施形態中，論及要素之數等(包含個數、數值、量、範圍等)時，除特別明示之情形及原理上明確限定於特定之數之情形外，並非限定於特定之數，而亦可為特定之數以上或以下。
    又，以下之實施形態中，毋庸贅言，其構成要素(亦包含要素步驟等)除特別明示之情形及原理上認為明確必需之情形等外，並非一定必需者。
    又，以下之實施形態中，關於構成要素等，論及「包含A」、「由A形成」、「具有A」、「含A」時，毋庸贅言，除特別明示僅為該要素之含義之情形等外，並不排除其以外之要素。同樣，以下之實施形態中，論及構成要素等之形狀、位置關係等時，除特別明示之情形及原理上明確認為並非如此之情形等外，實質上為包含近似或類似於其形狀等者等。該理論對於上述數值及範圍亦同樣適用。
    以下，基於圖式詳細說明本發明之實施形態。再者，用於說明實施形態之全部圖式中，對具有相同功能之構件附加相同之符號，其之重複說明予以省略。又，為易於理解圖式，有即使為平面圖仍附加有影線之情形。 (實施形態1)
    圖1係表示本發明之實施形態1之半導體裝置之構造之一例的平面圖；圖2係透過密封體表示圖1之半導體裝置之構造的平面圖；圖3係表示圖1之半導體裝置之構造之一例的後視圖；圖4係表示圖1之半導體裝置之構造之一例的側視圖；圖5係表示沿圖2之A-A線切斷之構造之一例的剖面圖。又，圖6係表示圖2之W部之構造的放大局部平面圖；圖7係表示沿圖6之C-C線切斷之構造之一例的剖面圖；圖8係表示沿圖6之D-D線切斷之構造之一例的剖面圖；圖9係表示沿圖6之E-E線切斷之構造之一例的剖面圖；圖10係表示沿圖6之F-F線切斷之構造之一例的剖面圖。
    首先，對本實施形態1之半導體裝置之構造進行說明。
    圖1~圖5所示之本實施形態1之半導體裝置係成為外部端子之複數根引線2a各自之一部分於俯視時配置於上述半導體裝置之背面側之周緣部的周邊配置型(周邊型)者，此處，舉出以樹脂密封半導體晶片1等之樹脂密封型之QFN5為一例進行說明。
    若對上述QFN5之詳細構成進行說明，則其包含：晶片焊墊2d(亦稱作突片)，其係圖2及圖3所示之平面形狀為大致四邊形之板狀之晶片搭載部；複數根懸吊引線2c，其支持晶片焊墊2d(與晶片焊墊2d連結)；複數根引線2a，其配置於晶片焊墊2d之周圍且配置於複數根懸吊引線2c中之相互鄰接之懸吊引線2c間；半導體晶片1，其於圖5所示之正面(主面)1a形成有複數個電極墊(接合墊)1c；及複數根金屬線3，其將半導體晶片1之複數個電極墊1c與複數根引線2a分別電性連接。
    再者，如圖2及圖5所示，半導體晶片1具有正面1a及與正面1a為相反側之背面1b，且於內部形成有半導體積體電路。又，如圖2所示，形成於正面1a之複數個電極墊1c係分別沿四邊形之正面1a之4邊排列配置於正面1a之周緣部。
    進而，如圖5所示，半導體晶片1係以其背面1b與晶片焊墊2d之晶片搭載面即上表面2da對向之方式經由晶片接合材(接著材)搭載於該上表面2da，且如圖2所示，複數個電極墊1c及與其一一對應之複數根引線2a經由複數根金屬線3分別電性連接。
    又，如圖3~圖5所示，QFN5包含密封半導體晶片1、複數根金屬線3、晶片焊墊2d之一部分、及引線2a之一部分之密封體4。密封體4由密封用樹脂形成，密封體4之平面形狀如圖1所示般由大致四邊形所成。
    進而，如圖3及圖5所示，QFN5中，晶片焊墊2d之與上表面2da為相反側之下表面2db於密封體4之下表面4b露出。即，QFN5為晶片焊墊露出型(突片露出型)之半導體封裝。又，晶片焊墊2d之上表面2da大於半導體晶片1之正面1a，即，成為所謂大突片構造。
    又，因QFN5為周邊配置型(周邊型)，故引線2a各自之自密封體4露出之複數個下表面(安裝面)2ab如圖3所示排列配置於密封體4之下表面4b之周緣部。
    又，如圖5所示，各引線2a具有：外部2b，其作為外部端子而於密封體4之下表面4b露出；及內部2e，其為埋入密封體4內之部分且連接金屬線3。即，複數根引線2a各自之下表面2ab作為外部2b而如圖3所示般於密封體4之下表面4b露出，另一方面，埋入密封體4內部之內部2e之一部分即上表面2aa成為金屬線連接面，於該上表面2aa連接有金屬線3。
    再者，如圖4所示，各引線2a之外部2b之與晶片焊墊2d側為相反側之一端作為外側端面(藉由切斷引線2a而形成之切斷面)2f而於密封體4之側面4a露出。
    此處，於複數根引線2a之外部2b中於密封體4之下表面4b側露出之各個下表面2ab，形成有焊錫鍍層等外裝鍍層。
    又，如圖2所示，QFN5中，複數根懸吊引線2c之各者於俯視時係自晶片焊墊2d之各角部朝密封體4之各角部延伸。
    即，於搭載有半導體晶片1之大致四邊形之晶片焊墊2d之4個角部連結有懸吊引線2c，藉此，QFN5中，晶片焊墊2d由配置於其對角線上之4根懸吊引線2c於角部予以支持。
    因此，本實施形態1之QFN5中，複數根引線2a係於相互鄰接之2根懸吊引線2c之間之區域中分別與半導體晶片1之4邊對應地排列配置。
    再者，4根懸吊引線2c係藉由半蝕刻加工而使其下表面側較薄地形成，因此，進行樹脂密封時樹脂亦繞入下表面側，故如圖3所示般其並未於密封體4之下表面4b露出。進而，各懸吊引線2c分別於前端側分支而成為兩股形狀，分支之各懸吊引線2ca係如圖4所示般於密封體4之側面4a露出。
    其次，使用圖6~圖10對本實施形態1之QFN5之引線形狀之詳細內容進行說明。
    如圖1及圖2所示，本實施形態1之QFN5中，密封體4之平面形狀包含四邊形，本實施形態1中，說明複數根引線2a於俯視時係沿密封體4之各邊各配置奇數根之情形。又，本實施形態1中，為方便起見，說明於各邊各配置有5根引線2a之情形，但於多接腳之QFN5中，亦有於各邊配置有數十根以上之引線2a之情形，毋庸贅言，本發明亦包含此種之多接腳之QFN5。
    本實施形態1之QFN5中，複數根引線2a各自之俯視時之引線圖案係於各邊以成為以奇數根(此處為5根)引線2a之中央引線2j呈線對稱(例如基於中心線(假想線)7之線對稱)之形態之方式而設置。即，如圖2所示，QFN5之四邊形之各邊之5根引線2a之引線圖案係以於中央引線(配置於平面形狀包含四邊形之半導體裝置5之各邊之中央部的引線)2j之左右兩側之引線2a成為線對稱之方式而配置。
    此處，如圖5所示，QFN5中，於各邊，包含中央引線2j之複數根引線2a之各者具有自密封體4露出之下表面2ab、與下表面2ab為相反側之上表面2aa、位於上表面2aa與下表面2bb之間且與晶片焊墊2d對向之內側端面2g、及位於內側端面2g之相反側且自密封體4露出之外側端面2f。進而，具有位於上表面2aa與下表面2ab之間且位於內側端面2g與外側端面2f之間之圖6所示之側面(第1側面)2h、及與側面2h為相反側之側面(第2側面)2i。
    即，包含中央引線2j之複數根引線2a之各者具有圖5所示之下表面2ab、上表面2aa、內側端面2g、外側端面2f及圖6所示之側面2h與側面2i。
    進而，包含中央引線2j之複數根引線2a之各者係如圖6所示般具有於引線2a之延伸方向2w上位於內側端面2g側之前端部(第1部分)2k、及較前端部2k位於外側端面2f側之後端部(第2部分)2m。
    再者，本實施形態1之QFN5中，各邊之除中央引線2j外之複數根引線2a之各者係於側面2h之前端部2k且較下表面2ab更靠上表面2aa側，形成有如圖9及圖10所示般之階差部(第1階差部、突出部、伸出部、簷部)2n(圖6所示之影線部)。即，於各邊之除中央引線2j外之引線2a各自之前端部2k側之側面2h，形成有朝中央引線2j伸出之(突出之)階差部2n。
    另一方面，除中央引線2j外之複數根引線2a之各者係於側面2i之後端部2m且較下表面2ab更靠上表面2aa側，形成有如圖8所示般之階差部(第2階差部、突出部、伸出部、簷部)2p(圖6所示之影線部)。即，於各邊之除中央引線2j外之引線2a各自之後端部2m側之側面2i，形成有朝自中央引線2j遠離之方向伸出之(突出之)階差部2p。
    此處，本實施形態中，如圖8至圖10所示，各階差部2n、2p係以較形成有各階差部2n、2p之部分之引線2a之二分之一厚度(中心)位於上表面側而非下表面(安裝面)側之方式而形成。然而，若僅自引線脫落對策之觀點來看，則只要於各階差部2n、2p之下表面配置有密封體4之一部分即可。即，只要各階差部2n、2p之下表面與引線2a之下表面(安裝面)不在同一面上，則各階差部2n、2p亦可不必較引線2a之厚度方向之一半位於上表面側。但，因配置於各階差部2n、2p之下表面之密封體4之厚度(量)越厚則對引線脫落對策而言越有效，故作為引線2a之側面之形成部位，較佳為於如本實施形態般之位置(參照圖8至圖10)形成各階差部2n、2p。
    又，除中央引線2j外之複數根引線2a之各者中，於側面2h之後端部2m，如圖8所示般未形成階差部2n及階差部2p。進而，於側面2i之前端部2k，如圖9及圖10所示般亦未形成階差部2n及階差部2p。
    如此，於各邊，除中央引線2i外之複數根引線2a之各者中，階差部2n僅形成於側面2h之前端部2k，另一方面，階差部2p僅形成於側面2i之後端部2m。
    因此，俯視時藉由使該引線圖案連續，而成為於各引線2a之左右兩側之錯開之位置上形成有階差部2n、2p。即，於各引線2a中，可維持於其兩側配置階差部2n、2p之任一者，並且因於相鄰之引線2a中階差部2n、2p之位置相錯開，故可儘可能縮小相鄰之引線2a之間隔。
    再者，關於各邊之中央引線2j，如圖2所示，於圖6之側面2h、2i之兩側之後端部2m形成有階差部2p。即，於左右兩側之後端部2m形成有階差部2p。
    如上所述，本實施形態1之QFN5中，如圖2所示，各邊之5根引線2a之俯視時之引線圖案係以於中央引線2j之左右兩側之複數根引線2a成為線對稱之方式形成有各自之階差部2n及階差部2p。
    又，本實施形態1之QFN5中，於各邊之複數根引線2a各自之側面2i之後端部2m所形成之階差部2p及中央引線2j之左右兩側之後端部2m之階差部2p皆終止於密封體4之內部(如圖7之剖面圖所示，於各引線2a之密封體4之外周極部，未形成階差部2n、2p)。換言之，如圖4所示，各邊之所有引線2a中，各自之後端部2m之階差部2p終止於未到達(未露出於)密封體4之側面4a之範圍內。
    進而，本實施形態1之QFN5中，如圖5所示，於各邊之引線2a各自之前端部2k之下表面2ab，形成有與內側端面2g相連之階差部(第3階差部、突出部、伸出部、簷部)2q(圖6所示之影線部)。即，於各邊之包含中央引線2j之引線2a各自之前端部2k側(晶片焊墊2d側)之下表面2ab，形成有朝晶片焊墊2d伸出之(突出之)階差部2q。
    此處，複數根引線2a之各者中，階差部2q之朝晶片焊墊2d方向之伸出量(突出量)分別大於階差部2n之朝相鄰之引線2a方向之伸出量(突出量)、及階差部2p之朝相鄰之引線2a方向之伸出量(突出量)。
    即，如圖6所示，各引線2a中，關係為階差部2q之伸出量J>階差部2n之伸出量H、階差部2p之伸出量I(J>H、I)。
    原因在於，各引線2a中，前端部2k側(晶片焊墊2d側)存在直至到達晶片焊墊2d之間隔，故可設定較大之伸出量，另一方面，引線2a之左右兩側若為多接腳則與相鄰之引線2a之引線間的間距變窄，故無法設定較大之伸出量。
    作為一例，各引線2a之前端部(第1部分、位於晶片焊墊2d側之部分)2k之階差部(突出部、伸出部、簷部)2q之伸出量(突出量)為0.2 mm(此時，引線2a之下表面2ab之露出長度為0.47 mm)。又，引線2a之兩側(側面2h、2i)之階差部2n、2p之伸出量(突出量)為0.05 mm。
    又，各邊之除中央引線2j外之圖6之複數根引線2a中，形成有階差部2n之側面2h為金屬線3之延伸方向8側。即，各邊之複數根引線2a之各者中，較佳為相對於延伸方向8側配置有側面2h，並於該側面2h之前端部2k設置有階差部2n，各引線2a之前端部2k中，較佳為設置有階差部2n之側與金屬線3之延伸方向8側為同一側。
    藉此，因各邊之複數根引線2a中，於與金屬線3之延伸方向8側同一側形成有階差部2n(側面2h)，故亦可使各邊之5根引線2a之俯視時之引線圖案於中央引線2j之左右兩側之複數根引線2a成為線對稱。
    再者，QFN5中，較佳為複數根引線2a之各者為藉由蝕刻加工而形成者。即，較佳為後述之圖11之引線架2之引線圖案為藉由蝕刻加工而形成者。即，較佳為QFN5之複數根引線2a之各者係藉由蝕刻加工而形成。
    藉由蝕刻加工形成引線2a時，藉由以半蝕刻加工階差部2n、2p、2q，可使階差部2n、2p、2q之圖8及圖9所示之伸出面2r為具有曲率之面(彎曲之面)。藉此，相較經壓製加工等形成之伸出面，可以具有曲率之程度增加進行樹脂密封時填充於伸出面2r之下部之密封用樹脂之量。
    又，各引線2a中，未形成階差部2n、2p、2q之側面2h、2i如圖7~圖9所示，因蝕刻液相對於引線2a自正反兩面側流入，故具有直至引線2a之厚度方向之1/2附近成為曲率面(彎曲之面)之剖面形狀。
    此處，QFN5中，各引線2a或懸吊引線2c、及晶片焊墊2d例如包含銅合金，但亦可包含銅合金以外之鐵-鎳合金等，又，金屬線3例如為金線(gold wire)等。進而，密封體4例如由環氧系樹脂等密封用樹脂形成。
    其次，對本實施形態1之QFN(半導體裝置)5之製造方法進行說明。
    圖11係表示圖1之半導體裝置之組裝中所使用之引線架之構造之一例的局部平面圖；圖12係表示沿圖11之B-B線切斷之構造之一例的局部剖面圖；圖13係表示圖1之半導體裝置之組裝中之晶片接合後之構造之一例的局部平面圖；圖14係表示沿圖13之B-B線切斷之構造之一例的局部剖面圖。又，圖15係表示圖1之半導體裝置之組裝中之打線接合後之構造之一例的局部平面圖；圖16係表示沿圖15之B-B線切斷之構造之一例的局部剖面圖；圖17係表示圖15之X部之構造的放大局部平面圖。進而，圖18係表示圖1之半導體裝置之組裝中之樹脂模塑後之構造之一例的局部平面圖；圖19係表示沿圖18之B-B線切斷之構造之一例的局部剖面圖；圖20係表示圖1之半導體裝置之組裝中之切割時之構造之一例的局部平面圖；圖21係表示沿圖20之B-B線切斷之構造之一例的局部剖面圖。
    首先，準備如圖11所示般之形成有複數個器件區域2s之薄板狀之引線架2。如上所述，器件區域2s為形成有1個QFN5之區域，此處，對採用一次地樹脂模塑複數個器件區域2s之所謂一次模塑方式之組裝進行說明。
    此處，如圖11及圖12所示，準備引線架2，其具有一個晶片焊墊(晶片搭載部)2d、支持該晶片焊墊2d之複數根懸吊引線2c、及配置於晶片焊墊2d之鄰旁(周圍)且配置於複數根懸吊引線2c中之相互鄰接之懸吊引線2c間之複數根引線2a。即，晶片焊墊2d位於複數根引線2a之間。
    再者，各器件區域2s由框部2t包圍，複數根引線2a及複數根懸吊引線2c由框部2t支持。
    又，說明本實施形態1之引線架2中各器件區域2s之中於相互鄰接之懸吊引線2c間設置有5根(奇數根)引線2a之情形。首先，各邊之包含中央引線2j之複數根引線2a之各者具有圖5所示之下表面2ab、上表面2aa、內側端面2g、外側端面2f及圖6所示之側面2h與側面2i，進而，如圖6所示，具有於引線2a之延伸方向2w上位於內端側面2g側之前端部2k、及位於外側端面2f側之後端部2m。
    又，於各邊之除中央引線2j外之複數根引線2a各自之前端部2k側之側面2h，形成有朝中央引線2j伸出之階差部2n(圖6所示之影線部)。另一方面，於除中央引線2j外之複數根引線2a各自之後端部2m側之側面2i，形成有朝自中央引線2j遠離之方向伸出之階差部2p(圖6所示之影線部)。
    再者，除中央引線2j外之複數根引線2a之各者中，於側面2h之後端部2m，未形成階差部2n及階差部2p。進而，於側面2i之前端部2k，亦未形成階差部2n及階差部2p。即，各邊中，除中央引線2j外之複數根引線2a之各者中，階差部2n僅形成於側面2h之前端部2k，另一方面，階差部2p僅形成於側面2i之後端部2m。
    又，關於各邊之中央引線2j，如圖2及圖6所示，於側面2h、2i之兩側之後端部2m形成有階差部2p。即，於左右兩側之後端部2m形成有階差部2p。
    如上，本實施形態1之QFN5之組裝中所使用之引線架2中，於圖11所示之各器件區域2s之中，各邊之5根引線2a之俯視時之引線圖案係以於中央引線2j之左右兩側之複數根引線2a成為線對稱之方式形成有各自之階差部2n及階差部2p。
    又，引線架2之引線圖案為藉由蝕刻加工而形成者。
    其後，進行晶片接合。如圖13及圖14所示，晶片接合步驟中，經由晶片接合材6將半導體晶片1搭載於晶片焊墊2d之上表面2da。
    繼而，進行打線接合。如圖15及圖16所示，打線接合步驟中，經由複數根金屬線3將半導體晶片1之複數個電極墊1c與複數根引線2a分別電性連接。本實施形態1中，採用首先對半導體晶片1之電極墊1c連接金屬線3之一部分後繼而將金屬線3之另一部分連接於引線2a之所謂之正接合方式。即，半導體晶片1之電極墊1c成為第一側，引線2a成為第二側。此處，如上所述，本實施形態1中，如圖17所示，階差部2n形成於與金屬線3之延伸方向8側為同一側之側面2h側且設置於該側面2h之圖6所示之前端部2k。即，因於金屬線3之入射角側形成有階差部2n，故相對於複數根引線2a中除中央引線2j以外之引線2a進行打線接合步驟時，可防止於引線2a上滑行之未圖示之毛細管自引線2a脫離。即，因上述毛細管於第二接合側進行滑行，故階差部2n對應於金屬線3之延伸方向8而設置者更易進行第二側(引線側)之打線接合。
    其後，進行樹脂模塑。本實施形態1之QFN5之組裝中，由於為一次塑模方式，故而本塑模步驟中，藉由以樹脂密封半導體晶片1及複數根金屬線3，而如圖18及圖19所示，於引線架2上形成一次密封體4c。此時，各器件區域2s中，以複數根引線2a各自之下表面(外部2b之一部分(安裝面))2ab自一次密封體4c之下表面4b露出之方式，以樹脂密封半導體晶片1、引線2a之內部2e及複數根金屬線3。
    樹脂模塑完成後，進行各封裝之單片化(封裝切割)，從而完成圖1~圖5所示之QFN5之組裝。此處，本單片化步驟中，如圖20及圖21所示，利用切割用之刀片9進行單片化。詳細而言，如圖21所示，於一次密封體4c之正面側貼附切割膠帶10，並以上下顛倒之狀態，使刀片9自引線架側(上方)進入而進行切斷。此時，切割膠帶10藉由未全部切斷而殘留有一部分，可於後續步驟之晶粒選取步驟中進行晶粒選取之前，維持各封裝(QFN5)貼附於切割膠帶10上之狀態以使其不會散開。
    根據本實施形態1之QFN5，藉由於各引線2a之左右兩側之錯開之位置上形成有階差部2n、2p，可與相鄰之引線2a之間錯開階差部2n、2p之位置，從而可儘可能縮小與相鄰之引線2a之間隔。
    因此，可使相鄰之引線2a間之間隙變得更小，從而可實現QFN5之小型化或多接腳化。
    再者，於僅關注縮小引線2a之間隔(引線間距)時，沿密封體4之下表面4b之對向之2邊配置有複數個外部端子之SON(Small Outline Non-leaded Package，小型無引線封裝)亦可獲得效果，但於進而考慮增大與懸吊引線2c之間隔時，如本實施形態1般之QFN5可謂更有效。
    又，藉由於各引線2a之左右兩側形成有階差部2n、2p，可使各引線2a相對於密封體4具有投錨效應，從而可防止或減少QFN5之引線2a自密封體4之脫落。藉此，可實現引線2a之脫落對策。
    此處，各邊之中央引線2j亦於其左右兩側之後端部2m形成有階差部2p，藉此可防止或減少中央引線2j自密封體4之脫落。
    又，於各邊之複數根引線2a各自之側面2i所形成之階差部2p、及中央引線2j之左右兩側之階差部2p皆成為如終止於密封體4之內部般之形狀。即，各邊之所有引線2a中，各自之後端部2m之階差部2p皆終止於未到達(未露出於)密封體4之側面4a之範圍內，藉此可防止或減少引線延伸方向(圖6所示之引線2a之延伸方向2w)上之引線2a自密封體4之脫落。
    又，藉由在各邊之複數根引線2a各自之前端部2k之下表面2ab形成有與內側端面2g相連之階差部2q，可進一步提高相對於封裝高度(厚度)方向上之引線2a自密封體4之脫落之強度。
    又，藉由蝕刻加工形成各引線2a之階差部2n、2p、2q(引線架2之引線圖案)，可使階差部2n、2p、2q之伸出面2r成為具有曲率之面。藉此，相較壓製加工形成之伸出面，可以具有曲率之程度增加進行樹脂密封時填充於伸出面2r之下部之密封用樹脂之量。
    其結果，相較壓製加工形成之階差部，可更加提高投錨效應，可進一步防止或減少各引線2a自密封體4之脫落。
    又，藉由蝕刻加工形成引線架2，即使相較壓製加工為較小之伸出量，仍可產生較大之投錨效應，故可減少階差部2n、2p之伸出量，其結果，可儘可能縮小相鄰之引線2a間之間隙，從而可進一步謀求QFN5之小型化或多接腳化。
    其次，對本實施形態1之變形例進行說明。
    圖22係透過密封體表示本發明之實施形態1之變形例1之半導體裝置之構造的平面圖；圖23係表示與圖22之Y部對應之打線接合完成後之構造的放大局部平面圖；圖24係透過密封體表示本發明之實施形態1之變形例2之半導體裝置之構造的平面圖；圖25係表示與圖24之Z部對應之打線接合完成後之構造的放大局部平面圖。
    圖22所示之變形例1之引線形狀中，各邊之複數根引線2a中除中央引線2j以外之引線2a各自之內側端部之俯視形狀如圖23所示係以沿金屬線3之延伸方向8之方式彎曲者。
    即，依照佈線方向(金屬線3之延伸方向8)使各邊之中央引線2j以外之引線2a之內側端部彎曲，沿各邊配置之複數根引線2a中越為靠近懸吊引線2c之引線2a(越朝引線排列之端部)，則引線2a之內側端部相對於外側端部之彎曲度越大。
    藉此，可將金屬線3之延伸收納於引線前端之引線寬度內，從而可確保第二接合時之未圖示之毛細管之滑行區域，而易於進行第二接合。再者，圖23所示之影線部為階差部2n、2p、2q之區域。
    其次，圖24所示之變形例2之引線形狀係於各邊之複數根引線2a中之中央引線2j之內側端部形成有俯視時為寬幅之寬幅部2u者。俯視時，該寬幅部2u之寬度大於引線2j中圖25所示之未形成階差部2p之部分之寬度。再者，如圖25所示，經由金屬線3而與中央引線2j電性連接之半導體晶片之電極墊1c未必一定配置於中心線(假想線)7上。因此，如圖25所示，連接於各邊之中央引線2j之金屬線3有相對於中央引線2j朝左右任一方向偏移之情形。因此，如本變形例2般，藉由於中央引線2j之內側端部形成向中心線(假想線)7之兩側成為寬幅之寬幅部2u，即使佈線朝左右之任一方向偏移，仍可確實地進行上述毛細管之滑行(第二接合)。圖25所示之例中，中央引線2j之內側端部之俯視形狀為倒梯形。再者，圖25所示之影線部為階差部2n、2p、2q之區域。 (實施形態2)
    圖26係透過密封體表示本發明之實施形態2之半導體裝置之構造之一例的平面圖。
    本實施形態2之半導體裝置係與實施形態1之QFN5同樣地成為外部端子之複數根引線2a各自之一部分配置於背面側之周緣部的周邊配置型QFN11，其與實施形態1之QFN5之不同點在於複數根引線2a於俯視時係沿密封體4之各邊各配置偶數根。
    即，本實施形態2之QFN11中，於四邊形之密封體4之各邊中，複數根引線2a於俯視時各配置有偶數根(此處為4根)，進而，各引線2a之階差部2n及階差部2p相對於偶數根引線2a之排列方向分別形成於同一方向。
    因此，各邊之複數根引線2a之俯視圖案係相對於該等引線2a之排列方向成為相同圖案者，相同圖案之引線2a進行排列。
    再者，QFN11中，因各邊之引線根數為偶數根，故相當於實施形態1之QFN5中存在於各邊之中央引線2j之引線並不存在。
    如此，藉由使各邊之複數根引線2a之俯視圖案相對於引線排列方向為相同圖案，可易於進行在打線接合時識別引線2a時之圖像識別。即，QFN11之組裝之打線接合步驟中，連接金屬線3時，利用未圖示之識別裝置(照相機等)圖像識別各引線2a之金屬線接合部(前端部2k、第1部分)2v後連接金屬線3，故藉由使各引線2a之俯視之引線圖案為相同之圖案，相較對於不同之引線圖案之引線2a連接金屬線3之情形，可易於進行打線接合。
    又，藉由使各邊之複數根引線2a之俯視圖案相對於引線排列方向為相同之圖案，可縮短各邊之引線行L之長度。即，藉由將複數根引線2a之俯視圖案作為相同之圖案而排列，可更加縮小引線間隔，因此，可縮短引線行L之長度。
    再者，若可縮短引線行L，則可確保引線行中之端部位置之引線2a與懸吊引線2c之間隔。藉此，成為多接腳時，不必使引線2a朝後方(外方)後退，故可謀求封裝(QFN11)之小型化。換言之，可謀求封裝(QFN11)之多接腳化。
    因本實施形態2之QFN11之其他構造與實施形態1之QFN5相同，故其重複說明予以省略。
    根據本實施形態2之QFN11，藉由使各邊之複數根引線2a之俯視之引線圖案為相同之圖案，可進一步縮小與相鄰之引線2a之間隔，從而可實現QFN11之小型化或多接腳化。
    又，藉由於各引線2a之左右兩側形成有階差部2n、2p，可使引線2a相對於密封體4具有投錨效應，可防止或減少QFN11之引線2a自密封體4之脫落。藉此，可實現引線2a之脫落對策。
    因藉由本實施形態2之QFN11所獲得之其他效果與實施形態1之QFN5之情形相同，故其重複說明予以省略。
    又，本實施形態2之QFN11之組裝亦與實施形態1之QFN5相同，故其重複說明予以省略。
    以上，已基於發明之實施形態具體說明本發明者所完成之發明，但本發明並不限定於上述發明之實施形態，毋庸贅言，於不脫離其主旨之範圍內可進行各種變更。
    例如，上述實施形態1、2中，已說明於各引線2a之內側端面2g之下表面2ab側形成有階差部2q之情形，但如圖27及圖28所示，亦可不必形成內側端部之階差部(伸出部、突出部、簷部)。即，圖27~圖29之變形例1之各引線2a中，於側面2h之前端部2k(參照圖6)形成有階差部2n，另一方面，於相反側之側面2i之後端部2m(參照圖6)形成有階差部2p，而於內側端部未形成上述階差部。因此，若與上述實施形態1、2相比，則各引線2a之封裝厚度方向之拔出強度略微下降，但利用階差部2n、2p便可充分地獲得引線2a之脫落防止效果。
    又例如，上述實施形態1、2中，已舉出半導體裝置(QFN)為大突片構造之情形為例予以說明，但如圖30~圖32之變形例2之QFN5所示，並不限定於大突片構造，亦可為晶片焊墊2d之外形尺寸(圖31之上表面2da之大小)小於半導體晶片1之外形尺寸(圖31之背面1b之大小)、即所謂之小突片構造者。即，即使為小突片構造之QFN5，仍可獲得與大突片構造之QFN5同樣之效果。
    又例如，上述實施形態1、2中，已舉出QFN5、11為晶片焊墊露出型(突片露出型)之情形為例予以說明，但QFN5、11亦可為晶片焊墊(突片)2d埋入密封體4之內部之突片內設型者，或亦可為晶片焊墊2d自密封體4露出且僅將懸吊引線2c埋入密封體4之內部之構造。
    又例如，上述實施形態1、2中，半導體裝置(QFN5、11)之各引線2a中，其後端部2m之階差部2p終止於密封體4內。換言之，已說明形成於各引線2a之階差部2p未自密封體4之側面露出之情形，但如圖33及圖34之QFN5所示，階差部2p亦可不終止於密封體4內而到達側面4a並露出。因此，若與上述實施形態1、2相比，則引線延伸方向之拔出強度略微下降，但利用階差部2n、2p便可充分地獲得引線2a之脫落防止效果。
    又例如，上述實施形態1、2中，已以半導體裝置為QFN之情形為一例予以說明，但上述半導體裝置並不限定於QFN，例如亦可為沿密封體4之下表面4b之4邊中之對向之2邊配置有複數個成為外部端子之外部2b之SON等。 [產業上之可利用性]
    本發明可用於使用引線架組裝之半導體裝置。
    1‧‧‧半導體晶片
    1a‧‧‧正面(主面)
    1b‧‧‧背面
    1c‧‧‧電極墊
    2‧‧‧引線架
    2a‧‧‧引線
    2aa‧‧‧上表面
    2ab‧‧‧下表面
    2b‧‧‧外部
    2c‧‧‧懸吊引線
    2ca‧‧‧懸吊引線
    2d‧‧‧晶片焊墊
    2da‧‧‧上表面
    2db‧‧‧下表面
    2e‧‧‧內部
    2f‧‧‧外側端面
    2g‧‧‧內側端面
    2h‧‧‧側面
    2i‧‧‧側面
    2j‧‧‧中央引線
    2k‧‧‧前端部
    2m‧‧‧後端部
    2n‧‧‧階差部
    2p‧‧‧階差部
    2q‧‧‧階差部
    2r‧‧‧伸出面
    2s‧‧‧器件區域
    2t‧‧‧框部
    2u‧‧‧寬幅部
    2v‧‧‧金屬線接合部
    2w‧‧‧延伸方向
    3‧‧‧金屬線
    4‧‧‧密封體
    4a‧‧‧側面
    4b‧‧‧下表面
    4c‧‧‧一次密封體
    5‧‧‧QFN(半導體裝置)
    6‧‧‧晶片接合材
    7‧‧‧中心線
    8‧‧‧延伸方向
    9‧‧‧刀片
    10‧‧‧切割膠帶
    11‧‧‧QFN(半導體裝置)
    圖1係表示本發明之實施形態1之半導體裝置之構造之一例的平面圖。
    圖2係透過密封體表示圖1之半導體裝置之構造的平面圖。
    圖3係表示圖1之半導體裝置之構造之一例的後視圖。
    圖4係表示圖1之半導體裝置之構造之一例的側視圖。
    圖5係表示沿圖2之A-A線切斷之構造之一例的剖面圖。
    圖6係表示圖2之W部之構造的放大局部平面圖。
    圖7係表示沿圖6之C-C線切斷之構造之一例的剖面圖。
    圖8係表示沿圖6之D-D線切斷之構造之一例的剖面圖。
    圖9係表示沿圖6之E-E線切斷之構造之一例的剖面圖。
    圖10係表示沿圖6之F-F線切斷之構造之一例的剖面圖。
    圖11係表示圖1之半導體裝置之組裝中所使用之引線架之構造之一例的局部平面圖。
    圖12係表示沿圖11之B-B線切斷之構造之一例的局部剖面圖。
    圖13係表示圖1之半導體裝置之組裝中之晶片接合後之構造之一例的局部平面圖。
    圖14係表示沿圖13之B-B線切斷之構造之一例的局部剖面圖。
    圖15係表示圖1之半導體裝置之組裝中之打線接合後之構造之一例的局部平面圖。
    圖16係表示沿圖15之B-B線切斷之構造之一例的局部剖面圖。
    圖17係表示圖15之X部之構造的放大局部平面圖。
    圖18係表示圖1之半導體裝置之組裝中之樹脂模塑後之構造之一例的局部平面圖。
    圖19係表示沿圖18之B-B線切斷之構造之一例的局部剖面圖。
    圖20係表示圖1之半導體裝置之組裝中之切割時之構造之一例的局部平面圖。
    圖21係表示沿圖20之B-B線切斷之構造之一例的局部剖面圖。
    圖22係透過密封體表示本發明之實施形態1之變形例1之半導體裝置之構造的平面圖。
    圖23係表示與圖22之Y部對應之打線接合完成後之構造的放大局部平面圖。
    圖24係透過密封體表示本發明之實施形態1之變形例2之半導體裝置之構造的平面圖。
    圖25係表示與圖24之Z部對應之打線接合完成後之構造的放大局部平面圖。
    圖26係透過密封體表示本發明之實施形態2之半導體裝置之構造之一例的平面圖。
    圖27係表示本發明之變形例1之半導體裝置之構造的剖面圖。
    圖28係表示圖27所示之半導體裝置之組裝中之打線接合後之構造的放大局部平面圖。
    圖29係表示沿圖28之G-G線切斷之構造之一例的剖面圖。
    圖30係透過密封體表示本發明之變形例2之半導體裝置之構造的平面圖。
    圖31係表示沿圖30之A-A線切斷之構造之一例的剖面圖。
    圖32係表示圖30之半導體裝置之構造之一例的後視圖。
    圖33係透過密封體表示本發明之變形例3之半導體裝置之構造的平面圖。
    圖34係表示圖33之半導體裝置之構造之一例的側視圖。
    1‧‧‧半導體晶片
    1c‧‧‧電極墊
    2a‧‧‧引線
    2c‧‧‧懸吊引線
    2ca‧‧‧懸吊引線
    2d‧‧‧晶片焊墊
    2n‧‧‧階差部
    2p‧‧‧階差部
    2j‧‧‧中央引線
    3‧‧‧金屬線
    4‧‧‧密封體
    5‧‧‧QFN(半導體裝置)
    7‧‧‧中心線
    权利要求:
    Claims (10)
    [1] 一種半導體裝置，其特徵在於，其包含：晶片焊墊；複數根懸吊引線，其支持上述晶片焊墊；半導體晶片，其具有主面、形成於上述主面之複數個電極墊及與上述主面為相反側之背面，且搭載於上述晶片焊墊之上表面；複數根金屬線，其將上述半導體晶片之上述複數個電極墊與上述複數根引線分別電性連接；及密封體，其以使上述複數根引線各自之下表面露出之方式密封上述半導體晶片及上述複數根金屬線；上述複數根引線之各者具有自上述密封體露出之上述下表面、與上述下表面為相反側之上表面、位於上述上表面與上述下表面之間且與上述晶片焊墊對向之內側端面、位於與上述內側端面之相反側且自上述密封體露出之外側端面、位於上述上表面與上述下表面之間且位於上述內側端面與上述外側端面之間之第1側面、及與上述第1側面為相反側之第2側面；進而，上述複數根引線之各者具有於上述複數根引線各自之延伸方向上位於上述內側端面側之第1部分、及較上述第1部分位於上述外側端面側之第2部分；於上述第1側面之上述第1部分且較上述下表面更靠上述上表面側形成有第1階差部；於上述第2側面之上述第2部分且較上述下表面更靠上述上表面側形成有第2階差部；於上述第1側面之上述第2部分，未形成上述第1及第2階差部；且於上述第2側面之上述第1部分，未形成上述第1及第2階差部。
    [2] 如請求項1之半導體裝置，其中於上述複數根引線各自之上述第1部分之上述下表面，形成有與上述內側端面相連之第3階差部。
    [3] 如請求項2之半導體裝置，其中上述第3階差部之朝上述晶片焊墊方向之伸出量分別大於上述第1階差部之朝相鄰之上述引線方向之伸出量、及上述第2階差部之朝相鄰之上述引線方向之伸出量。
    [4] 如請求項1之半導體裝置，其中上述密封體之平面形狀包含四邊形，上述複數根引線於俯視時係沿上述密封體之各邊各配置奇數根；且於上述各邊，以成為以上述奇數根之上述引線之中央引線呈線對稱之形態之方式形成有上述複數根引線各自之上述第1及上述第2階差部。
    [5] 如請求項4之半導體裝置，其中於上述中央引線之內側端部，形成有俯視時為寬幅之寬幅部。
    [6] 如請求項4之半導體裝置，其中形成有上述第1階差部之上述第1側面為上述金屬線之延伸方向側。
    [7] 如請求項4之半導體裝置，其中上述各邊之上述奇數根之上述引線中除配置於上述中央之上述引線以外之引線係各個上述引線之內側端部之俯視形狀以沿上述金屬線之延伸方向之方式彎曲。
    [8] 如請求項1之半導體裝置，其中上述密封體之平面形狀包含四邊形，上述複數根引線於俯視時係沿上述密封體之各邊各配置偶數根；且於上述各邊，上述偶數根之上述引線係各引線之上述第1及上述第2階差部相對於上述偶數根之上述引線之排列方向分別形成於同一方向。
    [9] 如請求項1之半導體裝置，其中上述複數根引線之各者為藉由蝕刻加工而形成者。
    [10] 如請求項1之半導體裝置，其中於上述複數根引線各自之上述第2側面之上述第2部分所形成之上述第2階差部終止於上述密封體之內部。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI540691B|2016-07-01|Semiconductor device
    JP2009076658A|2009-04-09|半導体装置及びその製造方法
    KR20080036664A|2008-04-28|반도체 장치
    JP4091050B2|2008-05-28|半導体装置の製造方法
    TWI531016B|2016-04-21|Semiconductor device and manufacturing method thereof
    JP2006100636A|2006-04-13|半導体装置の製造方法
    KR20170121067A|2017-11-01|반도체 장치의 제조 방법 및 반도체 장치
    JP6164895B2|2017-07-19|半導体装置の製造方法
    JP2003197846A|2003-07-11|リードフレームおよびこれを用いた半導体装置
    JP2006269719A|2006-10-05|電子装置
    JP2018137315A|2018-08-30|リードフレームおよび半導体装置
    JP2004200719A|2004-07-15|半導体装置
    JP2015060876A|2015-03-30|半導体装置の製造方法
    JP6922506B2|2021-08-18|リードフレームおよび半導体装置
    JP2021036626A|2021-03-04|リードフレームおよび半導体装置
    KR100384335B1|2003-05-16|반도체패키지와 그 제조방법
    JP4651218B2|2011-03-16|半導体装置の製造方法
    JP5824120B2|2015-11-25|半導体装置
    JPH0945818A|1997-02-14|樹脂封止型半導体装置
    JP2019004081A|2019-01-10|リードフレームおよび半導体装置
    JP2019047004A|2019-03-22|リードフレーム、半導体装置、および半導体装置の製造方法
    JP2011086878A|2011-04-28|半導体装置の製造方法、リードフレームの製造方法、半導体装置、およびリードフレーム
    JP2018037610A|2018-03-08|リードフレームおよび半導体装置
    JPH11233709A|1999-08-27|半導体装置およびその製造方法ならびに電子装置
    JP2013008901A|2013-01-10|半導体装置及びその製造方法
    同族专利:
    公开号 | 公开日
    US20140361422A1|2014-12-11|
    CN202996818U|2013-06-12|
    US9443794B2|2016-09-13|
    KR20130061632A|2013-06-11|
    JP5798021B2|2015-10-21|
    CN103137592A|2013-06-05|
    JP2013118215A|2013-06-13|
    CN103137592B|2017-09-05|
    KR101953393B1|2019-02-28|
    US20130140714A1|2013-06-06|
    TWI540691B|2016-07-01|
    US8836106B2|2014-09-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US20030006055A1|2001-07-05|2003-01-09|Walsin Advanced Electronics Ltd|Semiconductor package for fixed surface mounting|
    JP2003174136A|2001-12-07|2003-06-20|Aoi Electronics Co Ltd|樹脂モールド半導体装置|
    JP3606837B2|2001-12-19|2005-01-05|株式会社三井ハイテック|リードフレームおよびこれを用いた半導体装置|
    JP2004022725A|2002-06-14|2004-01-22|Renesas Technology Corp|半導体装置|
    JP4111499B2|2002-12-26|2008-07-02|株式会社三井ハイテック|リードフレーム|
    JP4417150B2|2004-03-23|2010-02-17|株式会社ルネサステクノロジ|半導体装置|
    US7375416B2|2005-09-20|2008-05-20|United Test And Assembly Center Ltd.|Leadframe enhancement and method of producing a multi-row semiconductor package|
    JP2008198718A|2007-02-09|2008-08-28|Asmo Co Ltd|樹脂封止型半導体装置|
    JP5155644B2|2007-07-19|2013-03-06|ルネサスエレクトロニクス株式会社|半導体装置|
    US20090032917A1|2007-08-02|2009-02-05|M/A-Com, Inc.|Lead frame package apparatus and method|
    JP2009076658A|2007-09-20|2009-04-09|Renesas Technology Corp|半導体装置及びその製造方法|
    JP2010177272A|2009-01-27|2010-08-12|Sanyo Electric Co Ltd|半導体装置及びその製造方法|
    JP5544583B2|2009-10-16|2014-07-09|アピックヤマダ株式会社|リードフレーム、電子部品用基板及び電子部品|
    US8802500B2|2009-11-11|2014-08-12|Stats Chippac Ltd.|Integrated circuit packaging system with leads and method of manufacture thereof|
    TWM393039U|2010-04-29|2010-11-21|Kun Yuan Technology Co Ltd|Wire holder capable of reinforcing sealing connection and packaging structure thereof|
    TWI489607B|2010-11-23|2015-06-21|登豐微電子股份有限公司|封裝結構|
    JP5798021B2|2011-12-01|2015-10-21|ルネサスエレクトロニクス株式会社|半導体装置|JP5798021B2|2011-12-01|2015-10-21|ルネサスエレクトロニクス株式会社|半導体装置|
    CN104347570B|2013-07-26|2018-07-20|恩智浦美国有限公司|无引线型半导体封装及其组装方法|
    JP6825660B2|2013-07-31|2021-02-03|日亜化学工業株式会社|リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法|
    JP6210818B2|2013-09-30|2017-10-11|三菱電機株式会社|半導体装置およびその製造方法|
    JP5908508B2|2014-02-25|2016-04-26|ファナック株式会社|プリント基板|
    JP6284397B2|2014-03-10|2018-02-28|エイブリック株式会社|半導体装置及びその製造方法|
    JP6337207B2|2015-06-24|2018-06-06|ルネサスエレクトロニクス株式会社|半導体装置の製造方法|
    JP2017045944A|2015-08-28|2017-03-02|ルネサスエレクトロニクス株式会社|半導体装置|
    CN106935565A|2015-12-31|2017-07-07|无锡华润安盛科技有限公司|高密度qfn封装体及其制备方法|
    JP6695156B2|2016-02-02|2020-05-20|エイブリック株式会社|樹脂封止型半導体装置|
    JP6607571B2|2016-07-28|2019-11-20|株式会社東海理化電機製作所|半導体装置の製造方法|
    法律状态:
    2019-04-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011263744A|JP5798021B2|2011-12-01|2011-12-01|半導体装置|
    [返回顶部]